VLSI-Entwurf eines RISC-Prozessors
Dieses Lehr- und Arbeitsbuch fA¼hrt in den modernen Entwurf groAer Chips ein. Ein groAer, leistungsfAchiger RISC-Prozessor wird in einer Hardware-Beschreibungssprache (HDL) spezifiziert, hierarchisch entwickelt und schlieAlich als Gattermodell dem Halbleiterhersteller zur Fertigung A¼bergeben. Das Ergebnis ist ein Semi-Custom-Prozessor mit A¼ber 100.000 Bruttogattern und einer Rechenleistung von bis zu 40 MIPS. Das Buch mit Diskette fA¼hrt auch ausfA¼hrlich in die HDL VERILOG ein.Die Schnittstelle des Moduls SMC faAt Tabelle 7.24 zusammen. Signal I/O | Beschreibung HIT in | Hit von BTC oder MPC SERIAL_MODE | in | serieller Modus WORK IF in | IFU aktiv n RESET in | Reset des Prozessors CP in | Systemtakt NOanbsp;...
| Title | : | VLSI-Entwurf eines RISC-Prozessors |
| Author | : | Ulrich Golze |
| Publisher | : | Springer-Verlag - 2013-11-21 |
You must register with us as either a Registered User before you can Download this Book. You'll be greeted by a simple sign-up page.
Once you have finished the sign-up process, you will be redirected to your download Book page.
How it works:- 1. Register a free 1 month Trial Account.
- 2. Download as many books as you like (Personal use)
- 3. Cancel the membership at any time if not satisfied.
